Bài 17: Flip-flop và các vi mạch điển hình

0
2283

Bài 17: Flip-flop và các vi mạch điển hình

17.1 Tổng quan về flip flop (FF)

FF là mạch có khả năng lật lại trạng thái ngõ ra tuỳ theo sự tác động thích hợp của ngõ vào, điều này có ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong mạch và xuất dữ liệu ra khi cần.

Có nhiều loại flip flop khác nhau, chúng được sử dụng rộng rãi trong nhiều ứng dụng. Các mạch FF thường được kí hiệu như sau

Hình 3.1.11 Ký hiệu FF

Nếu các ngõ vào sẽ quyết định ngõ ra là cái gì thì ngõ đồng hồ ck lại chỉ ra rằng khi nào mới có sự thay đổi đó. Chân Ck có thể tác động mức thấp hay mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố định thì chỉ có một kiểu tác động và chỉ một mà thối, ví dụ với IC 74112 chỉ có một cách tác động là xung Ck tác động theo cạnh xuống.

17.2 Các loại FF   Hình 2.1.13 Kí hiệu khối của 4 loại FF nảy bởi cạnh lên Ck

a) FF SR (mạch lật lại đặt)

Hình 3.1.14 Dạng sóng minh hoạ cho FF RS

FF RS nảy cạnh lên khi đó sẽ kí hiệu hình tam giác ở sơ đồ khối và dấu mũi tên lên trong bảng trạng thái.

FF RS nảy bằng cạnh xuống tương tự và có khí hiệu thêm hình tròn nhỏ hay gạch đầu Ck để chỉ cạnh xuống ở ký hiệu khối và vẽ dấu mũi tên xuống ở bảng trạng thái.

b) FF JK

FF JK bổ sung thêm trạng thái cho FF RS ( tránh trạng thái cấm)

Hình 3.1.15 Dạng sóng minh hoạ cho FF JK

  Nhận thấy đầu vào J, K điều khiển trạng thái ngõ ra theo đúng như cách mà S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển thành trạng thái ngược lại ( với J = K = 0 ). Nó còn gọi là chế độ lật của hoạt động.

Từ dạng sóng có thể thấy rằng ngõ ra FF không bị ảnh hưởng bởi sườn xuống của xung ck các đầu vào J K cũng không có tác động trừ khi xảy ra tác động lên của Ck

FF JK có thể tạo thành từ FF SR có thêm 2 đầu and có ngõ ra đưa về như hình :

Hình 3.1.16 FF JK từ FF SR

  Còn cấu tạo bên trong của FF JK kích bằng cạnh sườn sẽ như sau :

Hình 3.1.17 Cấu trúc mạch của FF JK

c) FF T

Khi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một ngõ vào T, ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ T tác động và mỗi khi có  cạnh sườn lên hay xuống của xung ck.

Kí hiệu khối và bảng trạng thái của FF T như sau :

      =>  

Hình 3.1.18 Kí hiệu khối của FF T

Hình 3.1.19 Dạng sóng minh hoạ cho hoạt động của FF T

FF T được sử dụng chính để tạo mạch đếm chia 2. Khi T nối lên mức 1 (Vcc) hay để trống, xung kích lần lượt đưa vào ngõ Ck. Nhận thấy ngõ ra Q sẽ lật trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q chỉ còn bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần số f sẽ lại được chia đôi. Đây là nguyên lí chính của mạch đếm sẽ được xét đến ở phần sau.

Hình 3.1.19a FF T dùng làm mạch chia tần

d) FF D

Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn). Hoạt động của FF D rất đơn giản : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống.

       =>  

Hình 3.1.20 Kí hiệu khối

Hình 3.1.21 Dạng sóng minh hoạ cho hoạt động của FF D

FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay

e) Mạch chốt D

Các FF nảy bằng mức đều có thể trở thành mạch chốt khi chân ck cho ở mức tác động luôn. Thông dụng nhất là chốt D. Mạch được tạo bởi FF D khi thay ngõ vào đồng bộ bởi ngõ vào cho phép (enable : E) tác động ở mức cao.

Cấu tạo kí hiệu và bảng trạng thái như những hình sau :

Hình 3.1.22 Kí hiệu khối và bảng sự thật của chốt D

Hình 3.1.23 Cấu tạo chốt D

17.3 Flip flop khi có thêm ngõ vào trực tiếp

 
Hình 3.124 Kí hiệu FF SR có thêm ngõ Pr và Cl

Như thấy các FF đã xem xét ở trên khi cấp điện sẽ      có thể xây dựng ngay trạng thái của ngõ ra vì nó còn tuỳ thuộc vào cấu trúc của mạch và các yếu tố ngẫu nhiên khác. Vì lí do này 2 ngõ vào mới được thêm vào để xác định chính xác trạng thái logic ra lúc cấp điện (mở nguồn) hay bất cứ lúc nào muốn, nó hoàn toàn độc lập với trạng thái logic ở các ngõ vào đồng bộ J, K, R, S, D, T và kể cả xung đồng hồ ck, tứcl à chúng giành quyền ưu tiên trước hết quyết định ngõ ra. Chúng được gọi là ngõ vào trực tiếp (ngõ vào không đồng bộ) và đặt tên là Preset (Pr) có nghĩa là đặt trước và Clear (Cl) có nghĩa là xoá

Cần phải để ý rằng không được phép đặt chân Pr = Cl = 0 vì khi đó Q = Q’ =1 trạng thái cấm. Chân Pr, Cl khi này không có tác dụng gì, không xác định được trạng thái ra. Do đó, nhiều mạch FF chỉ có 1 ngõ Clear để xoá mạch khi cần mà không có ngõ Pr; có FF thì lại không có cả 2 ngõ này.

Về cấu trúc bên trong của FF khi này, 2 ngõ Pr và Cl sẽ được đưa vào tầng trung gian của các FF, như trong cấu tạo của IC 74LS76.

Nguồn: Internet

Trao đổi học tập

Comments